



Firmware Multiplier

Prof. Alberto Borghese
Dipartimento di Informatica
borgnese@di.unimi.it

Università degli Studi di Milano

Riferimenti sul Patterson 5a ed.: B.6 & 3.4



Sommario

Il moltiplicatore firmware

Ottimizzazione dei moltiplicatori firmware



L'approccio firmware



Nell'approccio firmware, viene inserita nella ALU una unità di controllo e dei registri. L'unità di controllo attiva opportunamente le unità aritmetiche ed il trasferimento da/verso i registri. Approccio "*controllore-datapath*".

Viene inserito un microcalcolatore dentro la ALU.

Il primo microprogramma era presente nell'IBM 360 (1964).



L'approccio firmware vs hardware



La soluzione HW è più veloce ma più costosa per numero di porte e complessità dei circuiti.

La soluzione firmware risolve l'operazione complessa mediante una sequenza di operazioni semplici. E' meno veloce, ma più flessibile e, potenzialmente, adatta ad inserire nuove procedure.

La soluzione HW è percorsa per le operazioni frequenti: la velocizzazione di operazioni complesse che vengono utilizzate raramente non aumenta significativamente le prestazioni (legge di Amdahl).



Algoritmi per la moltiplicazione



Il razionale degli algoritmi firmware della moltiplicazione è il seguente.

Si analizzano sequenzialmente i bit del moltiplicatore e si creano i **prodotti parziali**:

- 1) Si mette **0** (su n bit) nella posizione opportuna (se il bit analizzato del moltiplicatore = 0).
- 2) Si mette una **copia del moltiplicando** (su n bit) nella posizione opportuna (se il bit analizzato del moltiplicatore = 1).

Moltiplicando	1 1 0 1 1 x
Moltiplicatore	1 0 1 =

	1 1 0 1 1 +
	0 0 0 0 0 -

	1 1 0 1 1
	1 1 0 1 1 - -

Prodotto	1 0 0 0 0 1 1 1



Shift (scalamento)




Dato A su 32 bit: $a_j = a_{j-k}$ k shift amount ($>$, $=$, $<$ 0).

Effettuato al di fuori delle operazioni selezionate dal Mux della ALU, da un circuito denominato *Barrel shifter*.

Tempo comparabile con quello della somma.

Operazioni codificate in modo specifico nell'ISA.


Esempio. shift dx 1 di una parola su N bit:



Il bit a_0 si "perde".
 Il bit $a_{N-1} = 0$.
 $a_k = a_{k+1}$ per $k=0,1,2,\dots,N-2$




Registri



Registro a scorrimento (shift register o barrel shifter).

- Un unico ingresso I e un'unica uscita U.
- In presenza di un segnale attivo (clock alto), il contenuto viene spostato verso dx di una posizione (e.g. operazione di shift).

Registro di memoria



A.A. 2020-2021

<http://borghese.di.unimi.it/>



Moltiplicazione utilizzando somma e shift



Analizzo sequenzialmente ogni bit b_k del moltiplicatore:

A1) Sommo il moltiplicando al prodotto se $b_k = 1$.

A2) Sommo 0 al prodotto se $b_k = 0$.

B) Shift a sx di un bit il moltiplicando
($A' = A * 2$).

$$27 \times 11 = 297$$

Come gestiamo i primi due prodotti parziali?

$$\begin{array}{r} 11011 \times \\ 01011 = \end{array}$$

A

B

$$\begin{array}{r} 11011 + \\ 11011 - = \end{array}$$

$A * 2^0$

$A * 2^1$

$$\begin{array}{r} 1010001 + \\ 00000 - - = \end{array}$$

P_1 ParzSum

$0 * 2^2$

$$\begin{array}{r} 1010001 + \\ 11011 - - - = \end{array}$$

P_2 ParzSum

$A * 2^3$

$$\begin{array}{r} 100101001 + \\ 00000 - - - - = \end{array}$$

P_3 ParzSum

$0 * 2^4$

$$\begin{array}{r} 100101001 \quad P \text{ Prodotto} \\ 1x2^8 + 1x2^5 + 1x2^3 + 1x2^0 = \\ 256 + 32 + 8 + 1 = 297 \end{array}$$

A.A. 2020-2021

8/48

<http://borghese.di.unimi.it/>



Moltiplicazione utilizzando somma e shift



Analizzo sequenzialmente **ogni bit b_k del moltiplicatore** e applico ad ogni passo le stesse operazioni.

11011 x A
01011 = B

Per ogni bit:

A1) Sommo il moltiplicando al prodotto se $b_k = 1$.

A2) Sommo 0 al prodotto se $b_k = 0$.

B) Shift a sx di un bit il moltiplicando ($A' = A * 2$).

$$27 \times 11 = 297$$

0000000000 +	Initial P=0
11011 =	$A * 2^0$
0000011011 +	$P_1 = P + A$
11011 - =	$A * 2^1$
0001010001 +	$P_2 = P_1 + A$
00000 - - =	$0 * 2^2$
001010001 +	$P_3 = P_2$
11011 - - - =	$A * 2^3$
100101001 +	$P_4 = P_3 + A$
00000 - - - =	$0 * 2^4$
100101001	Final P= P_4



Moltiplicazione utilizzando somma e shift



Analizzo sequenzialmente **ogni bit b_k del moltiplicatore** e applico ad ogni passo le stesse operazioni.

11011 x A
01011 = B

Per ogni bit:

A1) Sommo il moltiplicando al prodotto se $b_k = 1$.

A2) Sommo 0 al prodotto se $b_k = 0$.

B) Shift a sx di un bit il moltiplicando ($A' = A * 2$).


$$27 \times 11 = 297$$

0000000000 +	Initial P=0
11011 =	$A * 2^0$
0000011011 +	$P_1 = P + A$
11011 - =	$A * 2^1$
0001010001 +	$P_2 = P_1 + A$
00000 - - =	$0 * 2^2$
001010001 +	$P_3 = P_2$
11011 - - - =	$A * 2^3$
100101001 +	$P_4 = P_3 + A$
00000 - - - =	$0 * 2^4$
100101001	Final P= P_4


P contiene le somme parziali, al termine conterrà la somma totale, cioè il risultato del prodotto.




Diagrammi di flusso (flow chart)



Inizio / terminazione




Test



Processo (esecuzione)



L' algoritmo



A \longrightarrow

B \longrightarrow

	1 1 0 1 1 x	
	0 1 0 1 1 =	

0 0 0 0 0 0 0 0 0 0 +	1 1 0 1 1 =	Initial P=0 A * 2 ⁰

0 0 0 0 0 1 1 0 1 1 +	1 1 0 1 1 - =	P ₁ =P ₁ +A A * 2 ¹

0 0 0 1 0 1 0 0 0 1 +	0 0 0 0 0 - - =	P ₂ =P ₁ +A 0 * 2 ²


0 0 1 0 1 0 0 0 1 +	1 1 0 1 1 - - - =	P ₃ =P ₂ +0 A * 2 ³

1 0 0 1 0 1 0 0 1 +	0 0 0 0 0 - - - - =	P ₄ =P ₃ +A 0 * 2 ⁴


1 0 0 1 0 1 0 0 1		Final P=P ₄



Implementazione circuitale – gli attori



Implementazione circuitale






Esempio – passo 2



Iterazione (k)	Passo	Moltiplicatore (B)	Moltiplicando (A)	Prodotto (P)
0	Valori iniziali	1011	0000 1010	0000 0000
1	b0=1->P=P+A	1011	0000 1010	0000 1010
	Moltiplicando << 1	1011	0001 0100	0000 1010
2	b1=1->P=P+A	1001	0001 0100	0001 1110
	Moltiplicando << 1	1011	0010 1000	0001 1110

Moltiplicazione su 4 bit.

1010 x
1011 =




Esempio – passo 3



Iterazione (k)	Passo	Moltiplicatore (B)	Moltiplicando (A)	Prodotto (P)
0	Valori iniziali	1011	0000 1010	0000 0000
1	b0=1->P=P+A	1011	0000 1010	0000 1010
	Moltiplicando << 1	1011	0001 0100	0000 1010
2	b1=1->P=P+A	1011	0001 0100	0001 1110
	Moltiplicando << 1	1011	0010 1000	0001 1110
3	b2=0->Nulla	1011	0010 1000	0001 1110
	Moltiplicando << 1	1011	0101 0000	0001 1110

Moltiplicazione su 4 bit.

1010 x
1011 =






Esempio – passo 4



Iterazione (k)	Passo	Moltiplicatore (B)	Moltiplicando (A)	Prodotto (P)
0	Valori iniziali	1011	0000 1010	0000 0000
1	b0=1->P=P+A	1011	0000 1010	0000 1010
	Moltiplicando << 1	1011	0001 0100	0000 1010
2	b1=1->P=P+A	1011	0001 0100	0001 1110
	Moltiplicando << 1	1011	0010 1000	0001 1110
3	b2=0->Nulla	1011	0010 1000	0001 1110
	Moltiplicando << 1	1011	0101 0000	0001 1110
4	b3=1->P=P+A	1011	0101 0000	0110 1110
	Moltiplicando << 1	1011	1010 0000	0110 1110

Moltiplicazione su 4 bit.

1010 x
1011 =




Esempio – riassunto



Iterazione (k)	Passo	Moltiplicatore (B)	Moltiplicando (A)	Prodotto (P)
0	Valori iniziali	1011	0000 1010	0000 0000
1	b0=1->P=P+A	1011	0000 1010	0000 1010
	Moltiplicando << 1	1011	0001 0100	0000 1010
2	b1=1->P=P+A	1011	0001 0100	0001 1110
	Moltiplicando << 1	1011	0010 1000	0001 1110
3	b2=0->Nulla	1011	0010 1000	0001 1110
	Moltiplicando << 1	1011	0101 0000	0001 1110
4	b3=1->P=P+A	1011	0101 0000	0110 1110
	Moltiplicando << 1	1011	1010 0000	0110 1110

Moltiplicazione su 4 bit.

1010 x
1011 =





Esercizi



Costruire il circuito HW che esegui la moltiplicazione 7×9 in base 2 su 4 bit.

Eseguire la stessa moltiplicazione secondo l'algoritmo visto, indicando passo per passo il contenuto dei 3 componenti: A che contiene il moltiplicando, B che contiene il moltiplicatore e P che contiene somme parziali ed il risultato finale.



Sommario




I moltiplicatori firmware

Ottimizzazione dei moltiplicatori firmware



Razionale - I




Per scegliere b_k , serve un mux all'interno dell'unità di controllo.

Posso ottenere lo stesso effetto in questo modo:

- Leggo b_0
- Shift a dx di una posizione di B




Implementazione circuitale ottimizzata - I





L'algoritmo - I



$A \rightarrow 1010_x$
 $B \rightarrow 1011 =$

$A = A * 2^0$ 00000000+ P
 1010= A^0

$A^1 = A * 2^1$ 00001010+ P_1
 1010- A^1

$A^2 = A * 2^2$ 00011110+ P_2
 0000- - A^2

$A^3 = A * 2^3$ 00011110+ P_3
 1010- - - A^3


$P \rightarrow 01101110$

$10 \times 11 = 110$



Esecuzione - I

Iterazione (k)	Passo	Moltiplicatore (B)	Moltiplicando (A)	Prodotto (P)
0	Valori iniziali	1011	0000 1010	0000 0000
1	$b_0=1 \rightarrow P=P+A$	1011	0000 1010	0000 1010
	Moltiplicando $\ll 1$	1011	000 1010 0	0000 1010
	Moltiplicatore $\gg 1$	0 101	000 1010 0	0000 1010
2	$b_1=1 \rightarrow P=P+A$	0 101	000 1010 0	0001 1110
	Moltiplicando $\ll 1$	0 101	00 1010 00	0001 1110
	Moltiplicatore $\gg 1$	00 10	00 1010 00	0001 1110
3	$b_2=0 \rightarrow$ Nulla	00 10	00 1010 00	0001 1110
	Moltiplicando $\ll 1$	00 10	0 1010 000	0001 1110
	Moltiplicatore $\gg 1$	000 1	0 1010 000	0001 1110
4	$b_3=1 \rightarrow P=P+A$	000 1	0101 0000	0110 1110
	Moltiplicando $\ll 1$	0000	1010 0000	0110 1110
	Moltiplicatore $\gg 1$	0000	1010 0000	0110 1110





Razionale per una seconda implementazione



Meta' dei bit del registro moltiplicando vengono utilizzati ad ogni iterazione.

Gli N bit del moltiplicando sommati al registro prodotto vengono incolonnati di una posizione più a sinistra a ogni iterazione.

Ad ogni iterazione 1 bit del registro prodotto viene calcolato definitivamente.

Iterazione (k)	Passo	Moltiplicatore (B)	Moltiplicando (A)	Prodotto (P)
0	Valori iniziali	1011	0000 1010	0000 0000
1	b0=1->P=P+A	101 0	0000 1010	0000 1010
	Moltiplicando << 1	1011	000 1010 0	0000 1010
	Moltiplicatore >> 1	0 101	000 1010 0	0000 1010
2	b1=1->P=P+A	0 10 0	000 1010 0	0001 1110
	Moltiplicando << 1	0 101	00 1010 00	0001 1110
	Moltiplicatore >> 1	00 10	00 1010 00	0001 1110
3	b2=0->Nulla	00 10 0	00 1010 00	0001 1110
	Moltiplicando << 1	00 10	0 1010 000	0001 1110
	Moltiplicatore >> 1	000 1	0 1010 000	0001 1110
4	b3=1->P=P+A	000 0	0101 0000	0110 1110
	Moltiplicando << 1	0000	1010 0000	0110 1110
	Moltiplicatore >> 1	0000	1010 0000	0110 1110



Razionale per una seconda implementazione



Ad ogni iterazione sommo N cifre (pari al numero di cifre del moltiplicando).

1 0 1 0 x

1 0 1 1 =

Spostamento di A a sx rispetto al registro prodotto, P.

00000000+ P
1010= A⁰

Spostamento di P a dx rispetto al registro moltiplicando, A



00001010+ P₁
1010- A¹

00011110+ P₂
0000- - A²

00011110+ P₃
1010- - - A³

01101110

Iterazione (k)	Passo	Moltiplicatore (B)	Moltiplicando (A)	Prodotto (P)
0	Valori iniziali	1011	0000 1010	0000 0000
1	b0=1->P=P+A	101 0	0000 1010	0000 1010
	Moltiplicando << 1	1011	000 1010 0	0000 1010
	Moltiplicatore >> 1	0 101	000 1010 0	0000 1010
2	b1=1->P=P+A	0 10 0	000 1010 0	0001 1110
	Moltiplicando << 1	0 101	00 1010 00	0001 1110
	Moltiplicatore >> 1	00 10	00 1010 00	0001 1110
3	b2=0->Nulla	00 10 0	00 1010 00	0001 1110
	Moltiplicando << 1	00 10	0 1010 000	0001 1110
	Moltiplicatore >> 1	000 1	0 1010 000	0001 1110
4	b3=1->P=P+A	000 0	0101 0000	0110 1110
	Moltiplicando << 1	0000	1010 0000	0110 1110
	Moltiplicatore >> 1	0000	1010 0000	0110 1110






Esecuzione - II



Iterazione	Passo	Moltiplicatore (B)	Moltiplicando (A)	Prodotto (P)
0	Valori iniziali	1011	1010	0000 0000
1	$b_0=1 \rightarrow P=P+A$	1011	1010	1010 0000
	Prodotto $\gg 1$	1011	1010	0 1010 000
	Moltiplicatore $\gg 1$	0 101	1010	0 1010 000
2	$b_1=1 \rightarrow P=P+A$	0 101	1010	0 1010 000
	Prodotto $\gg 1$	0 101	1010	0 11110 00
	Moltiplicatore $\gg 1$	00 10	1010	0 11110 00
3	$b_2=0 \rightarrow$ Nulla	00 10	1010	0 11110 00
	Prodotto $\gg 1$	00 10	1010	0 011110 0
	Moltiplicatore $\gg 1$	000 1	1010	0 011110 0
4	$b_3=1 \rightarrow P=P+A$	000 1	1010	1 101110 0
	Prodotto $\gg 1$	0000	1010	0110 1110
	Moltiplicatore $\gg 1$	0000	1010	0110 1110



Razionale dell'implementazione - III




Il numero di bit del registro **prodotto** corrente (somma dei prodotti parziali) più il numero di bit da esaminare nel registro **moltiplicatore** rimane **costante** ad ogni iterazione (pari a 8 bit).

Si può perciò eliminare il registro moltiplicatore.

Iterazione	Passo	Moltiplicatore (B)	Moltiplicando (A)	Prodotto (P)
0	Valori iniziali	1011	1010	0000 0000
1	$b_0=1 \rightarrow P=P+A$	1011	1010	1010 0000
	Prodotto $\gg 1$	1011	1010	0 1010 000
	Moltiplicatore $\gg 1$	0 101	1010	0 1010 000
2	$b_1=1 \rightarrow P=P+A$	0 101	1010	0 1010 000
	Prodotto $\gg 1$	0 101	1010	0 11110 00
	Moltiplicatore $\gg 1$	00 10	1010	0 11110 00
3	$b_2=0 \rightarrow$ Nulla	00 10	1010	0 11110 00
	Prodotto $\gg 1$	00 10	1010	0 011110 0
	Moltiplicatore $\gg 1$	000 1	1010	0 011110 0
4	$b_3=1 \rightarrow P=P+A$	000 1	1010	1 101110 0
	Prodotto $\gg 1$	0000	1010	0110 1110
	Moltiplicatore $\gg 1$	0000	1010	0110 1110




Circuito ottimizzato - III



Il moltiplicando è allineato sempre ai 4 bit più significativi del prodotto.
Ad ogni iterazione, il prodotto si allarga, il moltiplicatore si restringe.



L' algoritmo ottimizzato - III



A	→	1 0 1 0	x	
B	→	1 0 1 1	=	

		0 0 0 0 0 0 0 0	+	P
		1 0 1 0	=	A ⁰

		0 0 0 0 1 0 1 0	+	P ₁
		1 0 1 0	-	A ¹

		0 0 0 1 1 1 1 0	+	P ₂
		0 0 0 0	-	A ²

		0 0 0 1 1 1 1 0	+	P ₃
		1 0 1 0	-	A ³

P	→	0 1 1 0 1 1 1 0		




Esempio di esecuzione dell'algoritmo ottimizzato - III




Iterazione	Passo	Moltiplicando (A)	Prodotto (P)
0	Valori iniziali	1010	0000 1011
1	b ₀ =1->P=P+A	1010	1010 1011
	Prodotto >> 1	1010	0 1010 101
2	b ₁ =1->P=P+A	1010	0 1010 101
	Prodotto >> 1	1010	0 11110 10
3	b ₂ =0->Nulla	1010	0 11110 10
	Prodotto >> 1	1010	0 011110 1
4	b ₃ =1->P=P+A	1010	1 101110 0
	Prodotto >> 1	1010	0111 1110

Il moltiplicando è allineato (e sommato) ai bit più significativi del prodotto.



Costruzione dell'UC






Unità di controllo

Macchina a stati finite:

- {X} – Stati
- {I} – Input
- {Y} – Output
- X_0 – Stato iniziale
- $f(X,I)$ – Funzione stato prossimo
- $g(X)$ – Funzione di uscita

Approccio mediante definizione dello STG

Contatore interno all'unità di controllo (FSM)




Unità di controllo - STG

Write A, Write [0|B]
ResetCount

S_0 / InitCount

- {X} – Stati = {InitCount}
- {I} – Input = {
- {Y} – Output = {Write [0|B], Clear P, ResetCount,
- X_0 – Stato iniziale = InitCount







Unità di controllo - STG



Write A, Write [0 | B]
ResetCount




{X} = {InitCount, Activate,
 {I} = {
 {Y} = {Write A, Write [0 | B], ResetCount,
 $X_0 = \text{InitCount}$



Unità di controllo - STG




Write A, Write [0 | B]
ResetCount



Add
Write P
($P_H + A \rightarrow P_H$)

{X} = {InitCount, Activate, Add,
 {I} = { P_0 ,
 {Y} = {Write A, Write [0 | B], , ResetCount, Add, Write P
 X_0 - Stato iniziale = InitCount





Unità di controllo - STG




Macchina a stati finiti:

{X} = {initCount, **Activate**, **Add**, **Shift**,

{I} = {P₀,

{Y} = {Write A, Write [0 | B], ResetCount, IncCount, Add, Write P, Shift P dx

X₀ - Stato iniziale = InitCount



Unità di controllo - STG




{X} = {initCount, **Activate**, **Add**, **Shift**, **End**}

{I} = {P₀, k, Restart}

{Y} = {Write A, Write [0 | B], Add, Write P, Shift P dx, IncCount}

X₀ = InitCount






Dimensionamento



$\{X\} = \{\text{initCount, Activate, Add, Shift, End}\}$
 $\{I\} = \{P_0, k, \text{Restart}\}$
 $\{Y\} = \{\text{Write A, Write [0 | B], Add, Write P, Shift P dx, IncCount}\}$
 $X_0 = \text{InitCount}$




$M = 3$
 $N = 6$
 $K = 3$



Unità di controllo - STT



$\{X\} = \{\text{initCount, Activate, Add, Shift, End}\}$
 $\{I\} = \{P_0, k, \text{Restart}\}$
 $\{Y\} = \{\text{Write A, Write [0 | B], IncCount, Add, Write P}\}$
 $X_0 = \text{InitCount}$
 $f(X,I) - \text{Funzione stato prossimo}$
 $g(X) - \text{Funzione di uscita}$



	k != N	k = N	Uscita						
	P ₀ = 0	P ₀ = 0	P ₀ = 1	P ₀ = 1	P ₀ = 0	P ₀ = 0	P ₀ = 1	P ₀ = 1	
	!Restart	!Restart	!Restart	!Restart	Restart	Restart	Restart	Restart	
InitCount	Activate	ResetC, Write							
Activate	Shift	Shift	Add	Add	Shift	Shift	Add	Add	IncCount
Add	Shift	Add, Write P _H							
Shift	Activate	End	Activate	End	Activate	End	Activate	End	Shift P dx
End	End	End	End	End	InitCount	InitCount	InitCount	InitCount	



Approcci tecnologici alla ALU



Quattro approcci tecnologici alla costruzione di una ALU (e di una CPU):

- **Approccio ROM.** E' un approccio esaustivo (tabellare). Per ogni funzione, per ogni ingresso viene memorizzata l'uscita. E' utilizzabili per funzioni molto particolari (ad esempio di una variabile). Non molto utilizzato.
- **Approccio hardware programmabile** (e.g. PLA, FPGA). Ad ogni operazione corrisponde un circuito combinatorio specifico.
- **Approccio firmware** (firm = stabile), o microprogrammato. Si dispone di circuiti specifici solamente per alcune operazioni elementari (tipicamente addizione e sottrazione). Le operazioni più complesse vengono sintetizzate a partire dall'algoritmo che le implementa.



L'approccio firmware



Nell'approccio firmware, viene inserita nella ALU una unità di controllo e dei registri.

L'unità di controllo attiva opportunamente le unità aritmetiche ed il trasferimento da/verso i registri. Approccio "*controllore-datapath*".

Viene inserito un microcalcolatore dentro la ALU.

Il primo microprogramma era presente nell'IBM 360 (1964).



L'approccio firmware vs hardware



La soluzione HW è più veloce ma più costosa per numero di porte e complessità dei circuiti.

La soluzione firmware risolve l'operazione complessa mediante una sequenza di operazioni semplici. E' meno veloce, ma più flessibile e, potenzialmente, adatta ad inserire nuove procedure.

La soluzione HW è percorsa per le operazioni frequenti: la velocizzazione di operazioni complesse che vengono utilizzate raramente non aumenta significativamente le prestazioni (legge di Amdahl).



Sommario



I moltiplicatori firmware

Ottimizzazione dei moltiplicatori firmware